AMD锐龙9000核心延迟大幅降低：AGESA 1.2.0.2微码升级助力AMD战未来

9 月 18 日消息，众所周知。AMD 处理器采用了多 CCD 核心设计，但之前有用户发现最新的锐龙 9000 系列处理器出现了核心之间延迟骤增的情况，最高可达 200ns 左右（R9 5950X 和 7950X 一般在 80 到 85 ns 左右）。

有用户发现，AMD 最新的 AGESA 1.2.0.2 微码更新（官方描述仅“提高系统性能”）已经解决了这一问题，目前华硕已经率先为旗下 600 系列主板发布了测试版 BIOS 固件更新。

Anandtech 论坛用户 Det0x 使用 R9 9950X、ROG CROSSHAIR X670E Gene 平台进行了测试，对比 AGESA 1.2.0.1，锐龙 9000 系列更新固件后的跨 CCD 核心延迟从 180 纳秒降至 75 纳秒，降幅达 58％，而 CCD 间延迟保持 18-20 纳秒不变。

▲ AGESA 1.2.0.1a

▲ AGESA 1.2.0.2

Hardwareluxx 也在华硕 ProArt X670E-Creator WIFI 上进行了测试，发现两个 CCD 之间的核心延迟出现了显著降低，从 200 纳秒以上减半至 95 纳秒左右。

注意到，有锐龙 9000 处理器用户反馈称其更新 AGESA 1.2.0.2 后 Cinebench R23 跑分也出现了一定提升；还有部分 R9 9950X 用户称 CPU-Z 和 3DMark CPU 基准测试都出现了明显提升，且测试版 BOIS 运行良好，没有遇到任何稳定性问题。